DIALOG(R)File 347:JAPIO

(c) 2002 JPO & JAPIO. All rts. reserv.

01724431 **Image available**

MANUFACTURE OF SEMICONDUCTOR DEVICE

PUB. NO.:

60-202931 [JP 60202931 A]

PUBLISHED:

October 14, 1985 (19851014)

INVENTOR(s): SAITO TADASHI

ITO HARUO

SHINTANI AKIRA

SAITO AKIO

NAKATANI MITSUO

APPLICANT(s): HITACHI LTD [000510] (A Japanese Company or Corporation), JP

(Japan)

APPL. NO.:

59-058246 [JP 8458246]

FILED:

March 28, 1984 (19840328)

INTL CLASS:

[4] H01L-021/268; H01L-021/324

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components)

JAPIO KEYWORD:R002 (LASERS); R096 (ELECTRONIC MATERIALS -- Glass

Conductors); R097 (ELECTRONIC MATERIALS -- Metal Oxide

Semiconductors, MOS)

JOURNAL:

Section: E, Section No. 384, Vol. 10, No. 50, Pg. 28,

February 27, 1986 (19860227)

ABSTRACT

PURPOSE: To form a conduction type layer having low resistance while annealing only a layer extremely near to a surface layer by thermally treating a semiconductor film containing amorphous silicon phase in a short time by using an ultraviolet laser having a short wavelength.

CONSTITUTION: A gate electrode 11 is formed on a glass substrate 1, and an SiO(sub 2) film 12 and an n type amorphous silicon film 13 are shaped through a plasma CVD method. Source and drain electrodes 14 and 15 are evaporated, and a laser 7 is projected from the lower section of the substrate 1. An ultraviolet laser, a wavelength thereof extends over 300nm or less and intensity of irradiation thereof extends over 0.2J/cm(sup 2) or is employed as laser beams 7. The amorphous silicon films of the less, section lower of and drain electrodes 14, 15 are the source property-changed into an silicon film 16 containing a crystalline substance.

⑲ 日本国特許庁(JP)

⑩特許出願公開

[⊕] 公 開 特 許 公 報 (A) 昭60 − 202931

@Int_Cl_4

識別記号

庁内整理番号

❸公開 昭和60年(1985)10月14日

H 01 L 21/268 21/324 6603-5F 6603-5F

審査請求 未請求 発明の数 1 (全4頁)

公発明の名称 半導体装置の製造方法

②特 願 昭59-58246

②出 願 昭59(1984)3月28日

の発明 こうしゅうしゅう 者 斉 藤 忠 国分寺市東恋ケ窪1丁目280番地 株式会社日ウ製作所中 砂発 明 者 伊 藤 曊 夫 国分寺市東恋ケ窪1丁目280番地 株式会社日立製作所中 央研究所内 個発 明 者 新 昭 国分寺市東恋ケ窪1丁目280番地 株式会社日立製作所中 央研究所内 79発 明 斉 昭 男 横浜市戸塚区吉田町292番地 株式会社日 分製作所生産技 術研究所内 株式会社日立製作所 東京都千代田区神田駿河台4丁目6番地 ⑪出 顧 四代 理 人 弁理士 高橋 明夫 外1名

最終頁に続く

明 細 奪

発明の名称 半導体装置の製造方法 特許請求の範囲

1. 絶縁された基板上に形成した非晶質シリコン膜を主体として構成したシリコン系薄膜半導体 装置の製造方法において、n形もしくはp形不純 物を含有する非晶質相シリコンを含有する半導体 膜をレーザアニールにより低抵抗化することを特 欲とする半導体装置の製造方法。

2. 特許請求の範囲第1項において、上配レーザとして波長300nm以下の紫外レーザを用いることを特徴とする半導体装置の製造方法。

3. 特許請求の範囲第1項或いは第2項において、レーザとして被長300 nm 以下で照射強度0.2 J / cm² 以下の紫外レーザを用い、シリコン膜の表面近傍をアニールすることを特徴とする半導体装備の製造方法。

発明の詳細な説明

(発明の利用分野)

本発明は、半導体装置の製造方法に関し、詳し

くは低抵抗のアモルファス相を含有するn又はp 形半導体部を有する薄膜半導体装置の製造方法に 関する。

(発明の背景)

従来のアモルファスSi相を含有する半導体存 模は、ガラス、金属又は高分子存板上にブラズマ C V D 法などの方法で形成され、導電型の制御は P H a 中 A s H a ガスを流しての n 形ドーピング に しくは B t H s ガスを流しての p 形ドーピング によって行っていた。かかるドーブドSi 膜の 抵抗率 は p 形で約 1 0 a Ω・cm、 n 形で 1 0 a Ω・cm と高く、 高い 直列抵抗のため素子性能が劣っていた。又、 n 形ドーピングの場合、ブラズマパワー を増加するなどの方法でアモルファス相を敬結。 化することも可能であるが、 得られた抵抗率は約 1 Ω・cm とあまり 低くはない。

(発明の目的)

本発明の目的は、かかる従来の問題点を解決し、 低抵抗の導電型層を形成できる半導体装置の製造 方法を提供することにある。

(発明の概要)

て熱処理法がある。しかし、アモルファス膜の場 合、通常の電気炉を用いる長時間熱処理法では、 活性層であるノヴドーブ層が変質し、デパイスが 劣化してしまう。との点を解決するため、本発明 では、熱処理時間が1秒以下のレーザを用いた短 時間熱処理法を用いる。レーザとして、パルスレ - ザとCWレーザがあり、CWの場合走査速度を 早くナれば実質的に短時間の熱処理が可能である。 かかるレーザとして次のものがある。 パルスレ ーザとして、エキシマレーザ(放長157~ 351 nm)、ルピーレーザ(694 nm)、ネ オジウムYAG(266,532,1064nm)、 ガラスレーザ(531nm)ヤアレキサンドライ トレーザ(700~818nm)などがある。 CWレーザとして、Arイオンレーザ(257nm) やHeNeレーザ(633nm) などがある。今迄、 アモルファスSiのレーザアニールとして、 Qス イッチのNd:YAGレーザ(1064nm) が用

従来、半導体膜の低抵抗化を與現する方法とし

nm) で出力も数十W迄の大出力で大口径のレーザが得られている。

本発明は、かかる短波長のレーザを用い、アモルファスSi相を含有する半導体膜の熱処理を行う。半導体膜として、B又はAIなどのp形不納物、P又はAsなどのn形不純物を含有するアモルファスSi:H膜、微結晶化Si:H膜、SiGe:H膜、SiN:H膜やSiC:H膜 などがある。不純物を眩Si膜中に含有させる工程として、ブラズマCVDなどの膜形成中にガスから導入する方法とノンドーブ又は低濃度ドーブ層中にイオン打込み法で導入する方法の2種類がある。

〔発明の実施例〕

以下、本発明の実施例を説明する。

夹施例1

グロー放電を用いるプラズマCVD法により、 SiH4-B2H6(又は、PH3)系ガスを用い、 B又はPドーブのアモルファスSi膜を形成した。 その膜の抵抗率を第1表に示す。 いられた例は知られているが、アモルファスSi 膜の吸収係数からして適切な波長では無く、従っ て良好なデバイス特性は得られていない。

アモルファスSi 半導体 装置で用いられる半導 体膜の厚さは通常1 am以下であるので吸収係数 として10 cm-1 以上の値を持つレーザ放長を **退択する必要がある。とのためには、アモルファ** スSi 膜の場合、 750nm より短かい放長のレ ーザ光を用いる必要がある。特に、上記各種レー ザ光の中で、放長300 nm 以下のレーザ光を用 いれば吸収係数は10 cm-1 となり光の吸収深 さは約10nmで縦方向の上部半導体層のみ熱処 理できるなどの利点を有する。とれに適したレー ザとして、エキシマレーザ、アルゴンイオンレー ザとNd:YAGレーザ(被長=重型で266nm) がある。特に、エキシマレーザは励起ガスの種類 を変えて、発振波長を変えることが可能である。 例允は、F₂(157nm)、ArF(193nm)、 KrC 4 (222 nm), KrF (248 nm), XeBr (282 nm), XeC4(308 nm) & XeF(351

第 1 表

| 試料 No. | 導電型 | 抵抗率 (Ω·cm) |
|--------|-----|------------------------|
| 99 – 2 | p | 2.39 × 10 ⁵ |
| 110-2 | P | 3.32 × 10 ² |
| 58-2 | п | 1.20 × 10 ² |
| 120-1 | n | 2.5 0 |

レーザとして、KrF系エキシマレーザ(波長248 mm、 パルス幅15 ns)を用い、 酸アモルファス Si 膜を照射した。第1図は、レーザ照射強度を変えて照射した後の抵抗率変化を示す。レーザパワー密度 0.2 J / cm² 迄はスーパーリニアに抵抗率が減少し、その後直線的に減少している。得られた抵抗率は第1 装の値に比べて極めて小さく、通常の多結晶膜と同程度の値となっている。 特に、レーザパワー密度 0.2 J / cm² 以上でのアニール膜は X 線回折によると結晶化していることが明らかになった。レーザパワー密度

0.2 J / cm * 以下でアニールした膜は、微結晶相を含む非晶質膜で、膜表面の形状は平滑であり、デパイス作製用として適している。

奥施例2

CW(連続発振)のアルゴンイオンレーザを用い、実施例1と同様な非晶質膜にレーザアニールを行った。

被長はADP光学結晶を用い第2高調液である 257 nm とし、走査速度1 mm/秒で酸ドープ 非晶質シリコン膜をアニールした。照射後の抵抗 変化は第1図と同様であった。この方法では、ピーム走査により、均質に熱処理を行える特長がある。

実施例3

グロー放電を用いるブラズマC V D 法により、 第2図に示したように、ガラス基板 1 上に、 n 形 層2、 i 形層 3 かよび p 形層 4 を形成した。その 後、被長 1 9 3 n m の A r F エキシマレーザ 7 を 照射した結果、照射前の抵抗率 2.4 × 10 5 Ω ・cm が照射後 3.1 × 10 Ω ・cm と抵抗率が低下した。

実施例 6

シリコン薄膜MOSFETの他の製造方法を第4図に示す。

ガラス基板1上にソースおよびドレイン電極 2 1 および 2 2 を形成後、ブラズマCVD法によりSiO2 2 3 および n 一形非晶質シリコン模2 4 を連続形成した。ゲート電極2 5 を形成後、該ゲート電板をマスクとしてp⁺イオン8 の打込みを行い、実施例1~3 と同様なレーザアニールを行った。このレーザアニールにより、低抵抗シリコン模2 6 を形成した。この方法で、MOSF LTのセルフェラインによる形成が可能となり、得られたFLTのON/OFF比も向上した。

(発明の効果)

本発明によれば下記のことが実現できる。

- (1) 極めて低抵抗のn形およびp形層を作製で きる。
- (2) セルアラインが可能である。
- (3) 極く表面層のみアニールできる。
- (4) 低温プロセスである。

とれにより、pin型ダイオードの直列抵抗が低下し、整流比が改善された。

突施例4

実施例 3 化 おいて p 形層 4 として、炭素入りの非晶質 シリコンカーパイド膜を用いた。 レーザ照 射前の抵抗率 3×10^{7} Ω · cm が照射後 3.0×10^{6} Ω · cm と抵抗率を低減することができた。

実施例5

シリコン薄膜を用いたMOSFETの製造方法 を第3図に示す。

ガラス基板1上にゲート電板(Mo,Crなど)
11を形成後、ブラズマCVD法により8iO₁模
12かよび n 形非晶質 シリコン膜13を形成した。
ソースかよびドレイン電極14かよび15を蒸着し、ガラス基板1の下部からレーザ7の限制を行った。レーザ照射条件は実施例1~3と同様で良い。このレーザ照射により、ゲート電極11上の非晶質シリコン膜は変化しないがソースかよびドレイン電極14と15の下部の非晶質シリコン膜は結晶質を含むシリコン膜16に変質した。

従って、本発明により、安価な大面積基板上に、 秀れた性能を有する半導体薄膜装置を作製することができる。

図面の簡単な説明

第1図は本発明の効果を説明するための図、第 2図乃至第4図は、それぞれ本発明の異なる実施 例を示す工程図である。

1 … ガラス基板、2 … n 形層、3 … i 形層、4 … p 形層、7 … レー ザ光、8 … イオン、11 … ゲート電極、12 … S i O 2 模、 13 … n 形非晶質シリコン膜。

代理人 弁理士 髙 橋 明




特開昭60-202931(4)


第1図

花本(Ω.cm) №

第 2 図

第3回





第1頁の続き

砂発 明 者

10-1 レーザパワー(J/Cm²)

横浜市戸塚区吉田町292番地 株式会社日立製作所生産技 術研究所内